Halbleiteranordnung, Verfahren zum Herstellen der Halbleiteranordnung und computerlesbares Medium

Abstract

In einer Multiprojektchip-Halbleiteranordnung haben Halbleiterlemente, die auf einem Wafer hergestellt sind, ein Layout, das einer Belichtungsordnung eines Musters der Halbleiterelmente entspricht und das auf Informationen basiert, die Herstellungsbedingungen und die Anzahl von Belichtungsblitzen angeben, und sie sind so angeordnet, dass die Halbleiterelemente, die dieselbe Herstellungsbedingung haben, in aufsteigender oder absteigender Ordnung der Anzahl von Belichtungsblitzen miteinander benachbart sind.

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (6)

      Publication numberPublication dateAssigneeTitle
      JP-2000269126-ASeptember 29, 2000Nec Corp, 日本電気株式会社Method and system of electron beam exposure
      JP-2001093799-AApril 06, 2001Hitachi Ltd, 株式会社日立製作所Electron beam lithography equipment and method for writing using electron beam
      JP-2003332205-ANovember 21, 2003Nec Electronics Corp, Necエレクトロニクス株式会社Exposure method using electron beam
      JP-2005101405-AApril 14, 2005Semiconductor Leading Edge Technologies Inc, 株式会社半導体先端テクノロジーズダミーパターン情報生成装置、パターン情報生成装置、マスク、露光装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
      JP-2007328813-ADecember 20, 2007Fujitsu Ltd, 富士通株式会社Computer architecture for avoiding deadlock in network communication
      JP-H08316131-ANovember 29, 1996Hitachi Ltd, 株式会社日立製作所Method and apparatus for electron-beam drawing

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle